8.2 Verilog HDL有限状态机设计