10.2 乘法器的Verilog HDL设计实例