3.2 可编程逻辑器件的典型工艺
本节将介绍可编程逻辑器件通常采用的几种不同的半导体工艺，以帮助读者理解器件的工艺对可编程逻辑器件的结构和性能的影响。
1.反熔丝连接工艺
反熔丝连接工艺是一项由美国斯坦福大学发明，并由Actel公司（被Microsemi公司收购，Microsemi公司又被Microchip公司收购）开发的可编程逻辑器件的工艺，如图3.1所示。该工艺主要用于ACT 1、ACT 2和ACT 3系列的FPGA器件。Actel技术的基础是该公司新颖的编程元素，即可编程低阻抗电路元件（Programmable Low-Impedance Circuit Element，PLICE）和多专利FPGA架构所创造的独特协同作用。
图3.1 反熔丝工艺的半导体结构描述
如图3.2所示，PLICE反熔丝是一种非易失性双端元件，当编程后，其展示出具有低“导通”的电阻特性，并提供了掩模可编程门阵列中提供的“过孔”相同的线到线的互联功能，以及在传统可编程逻辑器件中基于晶体管的EPROM、RAM单元和金属熔丝。
图3.2 PLICE元素结构
PLICE反熔丝在尺寸和电气性能方面具有关键优势。反熔丝足够小，可以适应通道布线轨迹的宽度，这意味着反熔丝本身基本上不会产生芯片的尺寸开销。PLICE反熔丝的小尺寸和低延迟特性的结合，使得Actel技术能够在两个关键的架构上取得突破：
（1）提供丰富的布线资源，同时提供非常小的芯片尺寸；
（2）提供高度灵活和高度精细的架构（小的逻辑块）。
当采用这种工艺的PLD编程后，将永久不能再改变其内部的连接关系，因此其设计成本较高，这是因为它是一次性器件，一旦编程失败或者设计出现缺陷，整个器件将被报废，必须重新采购新的器件。但是，采用这种工艺的PLD具有优异的抗干扰性能和保密性能，这是因为整个设计已经被固化到芯片内，并且要想破解芯片内的设计结构异常困难。
2.SRAM工艺
例如，Xilinx公司和Altera公司（后被Intel公司收购，成为Intel PSG）的绝大多数FPGA采用SRAM工艺。在本书第2章提到，SRAM存储数据需要消耗大量的硅片面积，且断电后数据信息会丢失。在采用SRAM工艺的FPGA中，SRAM单元主要实现以下3个任务，包括：
① 作为查找表（Look Up Table，LUT）实现逻辑（用作真值表）；
② 用作嵌入式块存储器资源（如缓冲区存储）；
③ 用于控制布线和配置开关。
（1）采用这种工艺的PLD的优势如下所示。
① 易于修改（甚至可以动态可重配置），设计者可以对PLD进行反复修改和编程。
② 较好的密度。
③ 跟踪最新的SRAM技术（比逻辑技术更快）。
④ 灵活，实现结构更好。不但适用于限自动状态机，同时也适用于算术电路。
（2）采用这种工艺的PLD的劣势如下所示。
① 采用这种工艺的PLD属于易失性器件。只要系统正常供电，保存在FPGA内的配置信息就不会丢失；一旦断电，保存在FPGA内的配置信息将丢失。这就是为什么在使用SRAM工艺的FPGA进行数字系统设计时，需要在FPGA的外部挂载一个存储器芯片来保存配置信息的原因。
② 通常具有较大的功耗。
3.掩膜工艺
例如，ROM就采用掩膜工艺。在本书第2章提到，ROM是非易失性器件。当系统断电后，信息仍然保留在ROM内的存储单元中。用户可以从掩膜器件中读取信息，但是不能往ROM中写入任何信息。
ROM单元保存了行和列数据，形成一个阵列，每一列有负载电阻使其保持逻辑1，每个行列的交叉处有一个关联晶体管与一个掩膜连接。
下面通过一个例子来帮助读者理解ROM实现逻辑功能的原理。从图3.3可知，ROM的内部由“与”阵列和“或”阵列构成。相同列上二极管的串联形成逻辑“与”关系，相同行上二极管的并联形成逻辑“或”关系。原理很简单，就是当通过电阻给二极管两端施加的逻辑电平超过二极管的导通电压时，二极管导通；否则，二极管处于截止状态。根据这个原理，很容易得到下面的逻辑表达式：
从上面的逻辑表达式可知，地址译码器实现的是逻辑“与”关系。
从上面的逻辑表达式可知，存储矩阵实现的是逻辑“或”关系。
4.PROM工艺
例如，EPROM就采用了PROM工艺，它是非易失性器件。当系统断电时，信息仍然保留在存储单元中。PROM器件可编程一次，之后只能读取PROM内的数据，不能向PROM写入新的数据。PROM单元保存了行和列数据，形成一个阵列，每一列有负载电阻使其保持逻辑1，每个行列的交叉有一个关联晶体管和一个掩膜连接，如图3.4所示。
图3.3 采用掩模工艺ROM的内部结构
图3.4 PROM的内部结构
5.EPROM和EEPROM工艺
这种工艺常用于乘积项类型的PLD中，采用这种工艺的PLD是非易失性器件，并且可重新编程。
采用这种工艺的PLD更适合实现有限自动状态机，而不适合算术电路。这种工艺的晶体管级表示如图3.5所示，其中：
图3.5 EPROM和EEPROM工艺
（1）如图3.5（a）所示，将一个高编程电压（>12V）VPP施加在漏极（drain），电子增益足够“跳跃”到浮栅上。
（2）如图3.5（b）所示，附着在gate1上的电子抬高了阈值电压，这样使晶体管总是处于正常工作的状态。
（3）如图3.5（c）所示，紫外线为在gate1上附着的电子提供足够的能量，以“跃回”衬底，使晶体管正常工作。
例如，使用这种工艺的PLD有Intel的MAX 5000 EPLD。
6.FLASH工艺
真正的基于FLASH工艺的FPGA不应该和其他内部带有FLASH存储器的FPGA类型混合。具有内部FLASH存储器的基于SRAM的FPGA仅在启动期间使用FLASH存储器将数据加载到SRAM配置单元。相反，真正基于FLASH工艺的FPGA使用FLASH作为配置存储的主要资源，并且不需要SRAM（类似技术用于CPLD，但是FPGA架构和CPLD架构不同），该技术具有耗电少的优点。此外，基于FLASH工艺的FPGA对辐射效应也更宽容。例如，Actel公司的ProASIC3就采用了FLASH工艺。
采用FLASH工艺的PLD具有多次可重复编程的能力和非易失性的特点。在断电后，器件内的配置信息仍然保存在PLD内。
FLASH可采用多种结构，与EPROM单元类似，具有一个浮置栅晶体管单元和EEPROM器件的薄氧化层特性，如图3.6所示。
图3.6 在FLASH存储器中使用一个浮栅晶体管
思考与练习3-1：Actel公司ACT系列的FPGA采用________工艺，并简述这种工艺的特点。
思考与练习3-2：Actel公司的ProASIC3器件采用________工艺，并简述这种工艺的特点。
思考与练习3-3：Intel公司的FPGA大都采用________工艺，并简述这种工艺的特点。